rggen 0.30.1

RgGen is a code generation tool for ASIC/IP/FPGA/RTL engineers. It will automatically generate source code related to configuration and status registers (CSR), e.g. SytemVerilog RTL, UVM RAL model, C header file, Wiki documents, from human readable register map specifications.

Gemfile:
=

installieren:
=

Versionen:

0.36.0 January 07, 2026 (75,5 KB)
0.35.2 July 21, 2025 (16 KB)
0.35.1 June 01, 2025 (16 KB)
0.35.0 February 19, 2025 (16 KB)
0.34.0 January 23, 2025 (16 KB)
0.30.1 June 09, 2023 (15,5 KB)

Zeige alle Versionen (75 total)

Runtime Abhängigkeiten (6):

rggen-c-header ~> 0.4.0

rggen-core ~> 0.30.0

rggen-default-register-map ~> 0.30.0

rggen-markdown ~> 0.25.0

rggen-spreadsheet-loader ~> 0.24.0

rggen-systemverilog ~> 0.30.1

Development Abhängigkeiten (1):

bundler >= 0

Alle transitiven Abhängigkeiten anzeigen

Besitzer:

Pushed by:

Autoren:

Taichi Ishitani

SHA 256-Prüfsumme:

Downloads insgesamt 117.082

Für diese Version 700

Version veröffentlicht:
June 9, 2023 2:32pm

Lizenz:
MIT

Erforderliche Ruby-Version: >= 2.7

New versions require MFA: true

Version published with MFA: true

Links:

Homepage Wiki Mailingliste Bug Tracker Download Review changes Abzeichen RSS Missbrauch melden Reverse dependencies